數(shù)十年來，半導體行業(yè)在超級集成的道路上暢通無阻，一方面可以提高功能和性能，另一方面可以降低系統(tǒng)成本。不過，標準的做法是將越來越多的功能塞進單個裸片上，當您想要集成某些采用不同制程的功能時，這條路就走不通了。這就是為什么3D IC- 將3D模塊和內(nèi)插器集成在一起變得越來越流行的原因。當前，一個流行的應(yīng)用案例是將高帶寬存儲器與處理器并排結(jié)合在一起，在DRAM堆棧和主存儲器之間直接通過低阻抗/高度并行連接實現(xiàn)更高帶寬的通信。

當然，每個設(shè)計創(chuàng)新都會帶來新的設(shè)計問題。其中之一就是如何管理這些系統(tǒng)一直到封裝和電路板級中的電源完整性。通常情況下，我們將電源完整性分析和配電網(wǎng)絡(luò)（PDN）設(shè)計視為能夠逐芯管理的功能，但是別忘了，我們之所以能夠這么認為，得益于封裝之間的高阻抗，以及芯片的高工作頻率最大程度減少了芯片間通信對片上功率噪聲的影響。但是，現(xiàn)在不僅存在一系列阻抗，諧振頻率也比較寬，包括低頻范圍的電路板級的MHz、中頻范圍的內(nèi)插器層/TSV層的100 MHz和高頻級別的芯片級的GHz，這種特性意味著對電源完整性存在較大的潛在影響。即使我們可以忽略板級頻率的影響，這些中頻范圍內(nèi)的頻率也絕對無法抹煞。

因此，在進行電源完整性分析時，不能再一廂情愿地認為每個芯片互相獨立互不相干了。至少要在整個3DIC的封裝內(nèi)分析電源完整性。最近主辦的一個網(wǎng)絡(luò)研討會特別談?wù)摿诉@種類型的電源完整性分析。這種分析有兩個主要組成部分 - 一個是為整個3DIC設(shè)備構(gòu)建一個精確的電源模型，可以在詳細的瞬態(tài)和AC Spice分析中使用，另一個是確保模型有效地反映了非常寬的響應(yīng)范圍，包括從板級/封裝級的MHz到芯片級的GHz。

構(gòu)建一個精確的電源模型需要考慮以下幾個層面。芯片/裸片的分析已經(jīng)很成熟了，可以通過RedHawk或Totem（用于模擬設(shè)計）來實現(xiàn)。RedHawk還被推薦用于內(nèi)插器提取，可以把內(nèi)插器看做是制造技術(shù)文件支持的另一種半導體器件，RedHawk可以很好地完成這項任務(wù)。建議采用SIwave / HFSS處理TSV的提取。最后，這些可以組合成一個系統(tǒng)芯片功率模型（CPM），可以在芯片模型分析儀（CMA）中進行詳細的瞬態(tài)和AC分析。

在分析的第二階段，重要的是確保CPM模型能夠反映整個系統(tǒng)所固有的廣泛響應(yīng)范圍。在這個階段的芯片級分析中，可以查看幾十納秒的活動（上面的藍色部分）。但是，在更大的時間間隔上，不連續(xù)的事件可能會導致較大的功率轉(zhuǎn)換，比如3DIC封裝中另一個芯片從工作模式切換到空閑模式，或者板上另一個器件的活動（上面的紅色部分）。

在微秒范圍內(nèi)進行納秒級別的精確分析是不切實際的。相反，CMA提供了基于芯片級高頻響應(yīng)和低頻輸入構(gòu)建代表性功率噪聲頻譜的工具，其中，低頻輸入可以通過各種反映內(nèi)插器/ TSV和封裝/板對這些不連續(xù)性的響應(yīng)的各種方法生成。然后，可以將這些頻譜合并，以生成更加準確地反映全部響應(yīng)范圍的新CPM。

建模這些較長周期時間事件的方法包括分析長時間包絡(luò)，或者從PowerArtist配置文件中導出，或通過手動指定的配置文件（可用于反映板上傳感器的切換）導出，或通過基于針對該3DIC或者電路板的PDN生成對阻抗敏感的隨機噪聲。

由于這些3DIC器件具有從芯片到板級的大范圍諧振頻率，全面充分優(yōu)化系統(tǒng)級PDN已經(jīng)變得更加重要。顯然，現(xiàn)在需要更廣泛的分析。