在百分之八九十的線路板生產(chǎn)廠家中，ICT測(cè)試儀要求每一個(gè)電路節(jié)點(diǎn)至少有一個(gè)測(cè)試點(diǎn)。但隨著器件集成度增高，功能越來越強(qiáng)，封裝越來越小，SMT加工元件的增多，多層板的使用，PCBA板元件密度的增大，要在每一個(gè)節(jié)點(diǎn)放一根探針變得很困難，為增加測(cè)試點(diǎn)，使制造費(fèi)用增高；同時(shí)為開發(fā)一個(gè)功能強(qiáng)大器件的測(cè)試庫(kù)變得困難，開發(fā)周期延長(zhǎng)。為此，聯(lián)合測(cè)試組織（JTAG）頒布了IEEE1149.1測(cè)試標(biāo)準(zhǔn)。

IEEE1149.1定義了一個(gè)掃描器件的幾個(gè)重要特性。首先定義了組成測(cè)試訪問端口（TAP）的四（五〕個(gè)管腳：TDI、TDO、TCK、TMS，（TRST）。測(cè)試方式選擇（TMS）用來加載控制信息；其次定義了由TAP控制器支持的幾種不同測(cè)試模式，主要有外測(cè)試（EXTEST）、內(nèi)測(cè)試（INTEST）、運(yùn)行測(cè)試（RUNTEST）；最后提出了邊界掃描語(yǔ)言（Boundary Scan Description Language），BSDL語(yǔ)言描述掃描器件的重要信息，它定義管腳為輸入、輸出和雙向類型，定義了TAP的模式和指令集。

具有邊界掃描的器件的每個(gè)引腳都和一個(gè)串行移位寄存器（SSR）的單元相接，稱為掃描單元，掃描單元連在一起構(gòu)成一個(gè)移位寄存器鏈，用來控制和檢測(cè)器件引腳。其特定的四個(gè)管腳用來完成測(cè)試任務(wù)。

將多個(gè)掃描器件的掃描鏈通過他們的TAP連在一起就形成一個(gè)連續(xù)的邊界寄存器鏈，在鏈頭加TAP信號(hào)就可控制和檢測(cè)所有與鏈相連器件的管腳。這樣的虛擬接觸代替了針床夾具對(duì)器件每個(gè)管腳的物理接觸，虛擬訪問代替實(shí)際物理訪問，去掉大量的占用PCB板空間的測(cè)試焊盤，減少了PCB和夾具的制造費(fèi)用。

作為一種測(cè)試策略，在對(duì)PCB板進(jìn)行可測(cè)性設(shè)計(jì)時(shí)，可利用專門軟件分析電路網(wǎng)點(diǎn)和具掃描功能的器件，決定怎樣有效地放有限數(shù)量的測(cè)試點(diǎn)，而又不減低測(cè)試覆蓋率，最經(jīng)濟(jì)的減少測(cè)試點(diǎn)和測(cè)試針。

邊界掃描技術(shù)解決了無法增加測(cè)試點(diǎn)的困難，更重要的是它提供了一種簡(jiǎn)單而且快捷地產(chǎn)生測(cè)試圖形的方法，利用軟件工具可以將BSDL文件轉(zhuǎn)換成測(cè)試圖形，如Teradyne的Victory，GenRad的Basic Scan和Scan Path Finder。解決編寫復(fù)雜測(cè)試庫(kù)的困難。

用TAP訪問口還可實(shí)現(xiàn)對(duì)如CPLD、FPGA、Flash Memroy的在線編程（In-System Program或On Board Program）。