柔性印刷電路因環(huán)保、低成本、易實(shí)現(xiàn)柔性化等優(yōu)勢(shì)，有望取代傳統(tǒng)基于光刻技術(shù)制備的電子器件。噴墨打印技術(shù)可直接實(shí)現(xiàn)金屬納米粒子的圖案化，是制備納米印刷電子器件最有前景的方法之一。然而，噴墨打印技術(shù)由于打印墨滴的鋪展和融合等難題限制了其在高精度、高集成度電路制備領(lǐng)域的應(yīng)用。

在國(guó)家自然科學(xué)基金委、科技部和中國(guó)科學(xué)院的大力支持下，中國(guó)科學(xué)院化學(xué)研究所綠色印刷重點(diǎn)實(shí)驗(yàn)室的科研人員深入系統(tǒng)地研究打印墨滴與基材的相互作用，通過調(diào)控墨滴在基材表面的浸潤(rùn)行為，在可控高精度打印與印刷技術(shù)領(lǐng)域開展了一系列廣泛而深入的研究（Adv.  Mater.  2014,  26,  6950-6958）。他們通過調(diào)控墨水、基材等材料特性，成功制備了一系列高精度圖案：利用“咖啡環(huán)”現(xiàn)象制備線寬可達(dá)5 μm的金屬納米粒子高精度導(dǎo)電圖案（Adv. Mater. 2013, 25, 6714-6718）；利用打印墨滴的三相線滑移現(xiàn)象打印制備高精度三維功能性圖案（Adv. Opt. Mater. 2014, 2, 34-38; Adv. Funct. Mater. 2015, 25, 2237-2242）；通過磁場(chǎng)誘導(dǎo)三相線動(dòng)態(tài)回縮制備了一系列形狀可控的特殊三維柱狀結(jié)構(gòu)（Small 2015, 11, 1900-1904）；利用軟基材“噴墨壓印”制備了高精度的微坑及凹槽結(jié)構(gòu)（Adv. Funct. Mater. 2015, 25, 3286-3294）；通過控制納米材料在打印電極模板上可控組裝印刷制備了精度達(dá)30 nm的導(dǎo)電圖案（Adv. Mater. 2015, 27,3928-3933）。他們利用這些打印、印刷制備的功能性圖案實(shí)現(xiàn)了等離子光波傳輸（Adv. Mater. 2014, 26, 2501-2507）、高靈敏檢測(cè)（Angew. Chem. Int. Ed. 2014, 53, 5791-5795; Nanoscale 2015, 7, 421-425）、量子點(diǎn)圖案（Small 2015, 11, 1649-1654）、生物細(xì)胞分離（ACS  Appl. Mat. Interfaces 2015, 7, 9060-9065）、微流體通道（Lab on a Chip 2015, 7，1759-64）和高精度柔性電路制備（Adv. Mater. 2015, 27,3928-3933）等應(yīng)用。

在以上研究基礎(chǔ)上，他們通過在可聚合液態(tài)基材上打印含有納米顆粒的導(dǎo)電墨水，巧妙地利用液態(tài)基材對(duì)打印墨滴的動(dòng)態(tài)包裹作用，實(shí)現(xiàn)了高精度嵌入式導(dǎo)電銀線的直接制備。由于噴墨打印導(dǎo)電墨水粘度和表面張力的影響，實(shí)現(xiàn)其在另一種液體內(nèi)部融合成線非常具有挑戰(zhàn)性。他們通過調(diào)控液態(tài)基材的流變行為和納米銀導(dǎo)電墨水的性質(zhì)解決了這一問題，實(shí)現(xiàn)了液態(tài)基材對(duì)墨滴的可控包裹，有效抑制了墨滴的擴(kuò)散和“咖啡環(huán)”效應(yīng)（圖1）。基于此，利用噴孔孔徑為25 μm的普通商用打印機(jī)制備了線寬約1-2 μm的導(dǎo)電銀線，比通常的噴墨打印精度提高了約20倍。所制備的高精度電路直接嵌入在基材內(nèi)部，避免了后續(xù)的封裝步驟。電學(xué)測(cè)試表明這種方法制備的嵌入式微型電纜具有優(yōu)異的導(dǎo)電性能。他們進(jìn)一步利用這種“液膜嵌入式打印”，采取逐層疊加的方式直接打印實(shí)現(xiàn)了多層電路的制備，達(dá)到了60 μm透明薄膜內(nèi)嵌入三層電路的集成度（圖2）。

該工作中的“液膜嵌入式打印”是一種普適的方法，同樣適用于碳納米管、石墨烯等導(dǎo)電材料。對(duì)提高打印電路精度和集成度、制備超高透明嵌入式電子器件具有重要意義，并為打印制備高集成度、高精度的三維結(jié)構(gòu)電路奠定了技術(shù)基礎(chǔ)。該研究成果發(fā)表在近日出版的Adv. Mater. 2016, 28, 1420–1426上。

圖1 嵌入式打印柔性多層電路示意圖及嵌入式電路截面照片

圖2 嵌入式打印制備的多層電路形貌圖