Cadence 是一個(gè)大型的EDA 軟件，它幾乎可以完成電子設(shè)計(jì)的方方面面，包括ASIC 設(shè)計(jì)、FPGA 設(shè)計(jì)和PCB 板設(shè)計(jì)。Cadence 在仿真、PCB設(shè)計(jì)、自動(dòng)布局布線、版圖設(shè)計(jì)及驗(yàn)證等方面有著絕對(duì)的優(yōu)勢。Cadence包含的工具較多幾乎包括了EDA設(shè)計(jì)的方方面面。下面主要介紹其板級(jí)電路設(shè)計(jì)系統(tǒng)。

板級(jí)電路設(shè)計(jì)系統(tǒng)包括原理圖輸入、生成、模擬數(shù)字/混合電路仿真，F(xiàn)PGA設(shè)計(jì)，PCB編輯和自動(dòng)布局布線MCM電路設(shè)計(jì)、高速PCB版圖的設(shè)計(jì)仿真等等。

其中包括：

A、Concept HDL（原理圖設(shè)計(jì)輸入工具）

Concept HDL原理圖設(shè)計(jì)輸入工具，是Cadence公司的原理設(shè)計(jì)輸入系統(tǒng)，為用戶提供了一個(gè)全面、高效、靈活的原理圖設(shè)計(jì)環(huán)境，具有強(qiáng)大的操作編輯功能。設(shè)計(jì)者在HDL環(huán)境中能夠完成整個(gè)原理圖設(shè)計(jì)流程，可以進(jìn)行層次原理圖和平面原理圖輸入、原理圖檢查、生成料單、生成網(wǎng)表等工作。HDL還能與Allegro工具很好的聚成在一個(gè)工程中，可很方便的實(shí)現(xiàn)原理圖到PCB的導(dǎo)入，以及PCB改動(dòng)反標(biāo)到原理圖等交互式操作。

B、Check Plus HDL（原理圖設(shè)計(jì)規(guī)則檢查工具）

Check Plus HDL原理圖設(shè)計(jì)規(guī)則檢查工具，是Cadence公司的原理圖設(shè)計(jì)規(guī)則檢查標(biāo)準(zhǔn)?？梢詾橛脩舾吡脸鏊械腜CB設(shè)計(jì)原理圖中不規(guī)范的地方，并給出原因。

C、Allegro Expert（專家級(jí)PCB版圖編輯工具）

Allegro 擁有完善的 Constraint 設(shè)定，用戶只須按要求設(shè)定好布線規(guī)則，在布線時(shí)不違反 DRC 就可以達(dá)到布線的設(shè)計(jì)要求，從而節(jié)約了煩瑣的人工檢查時(shí)間，提高了工作效率！更能夠定義最小線寬或線長等參數(shù)以符合當(dāng)今高速電路板布線的種種需求。

D、SPECTRA Expert AutoRouter （專家級(jí)PCB自動(dòng)布線工具）

自動(dòng)布線就是在設(shè)置好約束條件和應(yīng)用所創(chuàng)建的規(guī)則后，自動(dòng)布線將會(huì)達(dá)到與預(yù)期相近的結(jié)果，當(dāng)然可能還需要進(jìn)行一些整理工作，同時(shí)還需要確保其它信號(hào)和網(wǎng)絡(luò)布線的空間。在一部分設(shè)計(jì)完成以后，將其固定下來，以防止受到后邊布線過程的影響。

E、SigNoise （信噪分析工具）

信噪比是信號(hào)電壓對(duì)于噪聲電壓的比值，通常用符號(hào)s/n來表示。由于在一般情況下，信號(hào)電壓遠(yuǎn)高于噪聲電壓，比值非常大，信噪比的單位用db來表示。而SigNoise信噪分析工具就是用來分析電路中信噪比產(chǎn)生的原因。

F、EMControl（電磁兼容性檢查工具）

電磁兼容性（EMC）是指設(shè)備或系統(tǒng)在其電磁環(huán)境中符合要求運(yùn)行并不對(duì)其環(huán)境中的任何設(shè)備產(chǎn)生無法忍受的電磁干擾的能力。因此，EMC包括兩個(gè)方面的要求：一方面是指設(shè)備在正常運(yùn)行過程中對(duì)所在環(huán)境產(chǎn)生的電磁干擾不能超過一定的限值；另一方面是指器具對(duì)所在環(huán)境中存在的電磁干擾具有一定程度的抗擾度，即電磁敏感性。EMControl就是針對(duì)設(shè)計(jì)電路而準(zhǔn)備的電磁兼容性檢查工具。

G、Synplify FPGA / CPLD （綜合工具）

Synplify Pro是高性能的FPGA綜合工具，為復(fù)雜可編程邏輯設(shè)計(jì)提供了優(yōu)秀的HDL綜合解決方案，它包含了BEST算法對(duì)設(shè)計(jì)進(jìn)行整體優(yōu)化；自動(dòng)對(duì)關(guān)鍵路徑做Retiming，可以提高性能高達(dá)25%；支持VHDL和Verilog的混合設(shè)計(jì)輸入，并支持網(wǎng)表*.edn文件的輸入；增強(qiáng)了對(duì)System Verilog的支持；Pipeline功能提高了乘法器和ROM的性能；有限狀態(tài)機(jī)優(yōu)化器可以自動(dòng)找到最優(yōu)的編碼方法；在timing報(bào)告和RTL視圖及RTL源代碼之間進(jìn)行交互索引；自動(dòng)識(shí)別RAM，避免了繁復(fù)的RAM例化。

H、Advanced Package Designer（先進(jìn)的MCM封裝設(shè)計(jì)工具）

MCM－D的特點(diǎn)當(dāng)今微電子封裝領(lǐng)域有兩大熱門話題，一個(gè)是BGA，另一個(gè)是MCM。BGA最初是作為一種具有極高封裝密度的單片封裝形式出現(xiàn)的，它的出現(xiàn)，使得單片電路尺寸減少許多。